Alarme électronique avec retard trigger

Une alarme avec retard déclencheur peut être faite à l'aide de régime électronique ci-dessous. Cette alarme électronique devienne opérationnelle après environ 30, après que l'entrée devient 0 émettant des quatre sons à un intervalle de second. Cette opération est répétée toutes les trente secondes jusqu'à ce que le signal d'entrée a atteint un État logique 1 nouveau.
Le circuit est réalisé avec des compteurs binaires avec 14 étapes, avec un oscillateur construit réalisés dans le type de technologie CMOS 4060. Fréquence de l'oscillateur, f est déterminée par la suite formule f = 1/4R3C1, où f est en Hz, en ohms R3 et C1 en farads.
OSCILLATEUR interne est relié à l'horloge du compteur d'entrée. Une fois l'entrée reset (NIP 12) dans l'état de la logique 0, comptoir commence à travailler. Étant donné que les sorties d'état initial Q4, Q7 et Q10 sont en pin d'État 0 logique 12 recevra un faible potentiel lors de l'entrée de N1 est 0. Après environ 30 secondes, Q10 devient 1. Fréquence de 1 Hz signal de T4 est ensuite appliquée à la base du T1. Ce transistor va entraîner la fréquence de 1 Hz et se connecter / déconnecter l'anneau avec la même fréquence. Après quatre secondes, la sortie Q7 (pin 6) est également logique 1. Puisque les deux entrées de porte NAND N3 sont maintenant par un potentiel de logique, de sortie pour devenir 0. Ce niveau entraînera l'apport de réinitialisation (NIP 12) de IC2 pour passer dans une condition logique 1 qui réinitialise toutes les sorties. Si le circuit d'entrée reste dans une 1process de l'État logique est reprise, sinon, le circuit ne fonctionne pas.