Projet de schéma pour le circuit testeur de signaux de TTL et CMOS

En utilisant le schéma électronique ci-dessous peut être testeur de logique très simple de build qui permet l'analyse de signaux TTL et CMOS. Diagramme du circuit montre que les T1, R3, R4, D5 et D6 forment une source de courant pour les LEDs D3 et D4. En conséquence, le courant traversant la LED sera environ 12 mA, indépendamment de la tension d'alimentation, cathodes LED sont connectés au sol N1 ou N2, respectivement.
Si une relativement haute tension est appliquée sur la table à ce terminal, N1 va inverser cette masse haute et se connecter à la cathode de D3. D3 sera légère et indiquera une logique « 1 » alors que D4 restent isolés comme cathode ou potentiel. Il ne pas clair jusqu'à la fin de la R1 ICI ne s'applique pas à très basse tension (moins de 1 / 3 de la tension d'alimentation), auquel cas la tension sera annulée que deux fois avant de l'appliquer à la cathode de D4.
La résistance d'entrée haute impédance (R2) limite l'Etat vous appliquez circuit de charge. Aussi. Elle dissocie l'inverseur N1 en entrant dans le premier test d'entrée est déconnecté. Cela empêche le circuit à osciller, indépendamment de l'atteinte au droit d'entrée.