Vers une Révolution des Semi-conducteurs avec les Chiplets - Une Nouvelle Ère d'Innovation

 Une Puce qui Détient l'Avenir de l'Industrie des Semi-conducteurs ?

Aujourd'hui, les grands noms de l'industrie des semi-conducteurs ne mettent plus tous leurs transistors dans une seule puce. Au lieu de cela, ils découpent leurs plus grandes et plus avancées puces en de plus petits morceaux de silicium appelés "chiplets". Ceux-ci peuvent être fabriqués sur la meilleure technologie de processus pour le travail, puis regroupés pour imiter un seul système-sur-puce (SoC) monolithique. En intégrant les puces hétérogènes dans un seul package, ces systèmes "multi-puces" apportent plus de performance pour tout, de l'IA à la RF.

Pour l'instant, ces entreprises peuvent mélanger et assortir des chiplets fabriqués par différents fondeurs, basés sur des noeuds de processus variés, puis les lier tous ensemble dans un système-en-package (SiP) avec n'importe quel type d'emballage avancé. Mais intégrer des chiplets tiers dans le package pose un défi, en grande partie en raison du manque d'une connexion standard de puce à puce. Dans ce contexte, les plus grands noms de l'industrie des puces espèrent combler le fossé avec une nouvelle norme, ouvrant ainsi une nouvelle ère d'accélérateurs spécifiques au domaine.

Intel et Synopsys mettent en avant les possibilités. Ils ont uni leurs forces pour construire ce que les entreprises ont appelé le premier système multi-puces au monde avec des chiplets liés par l'interface universelle de puce (UCIe). UCIe est une norme d'interface de puce à puce proposée qui vise à réduire les frictions de l'intégration de chiplets tiers.

Bien qu'il soit destiné à être un chip de test, Synopsys a déclaré qu'il montre l'engagement des entreprises à soutenir un écosystème ouvert.

Alors que le PDG d'Intel, Pat Gelsinger, a présenté le chip de test pour la première fois lors de l'événement "Innovation" de l'entreprise l'année dernière, le PDG de Synopsys, Sassine Ghazi, l'a mis en lumière à nouveau lors de la conférence annuelle de sa société le mois dernier.

Le chip de test, codé "Pike Creek", est composé d'un chiplet IP UCIe d'Intel basé sur la technologie de processus Intel 3, associé à un chiplet IP UCIe de Synopsys, fabriqué sur le noeud de 3 nm de TSMC. Bien qu'ils utilisent UCIe pour interagir l'un avec l'autre, les chiplets sont physiquement liés via la technologie d'emballage avancée 2.5D d'Intel - Embedded Multi-Die Interconnect Bridge (EMIB). "C'est l'avenir de l'industrie des semi-conducteurs : plusieurs fabs, plusieurs ensembles de chiplets IP UCIe standard de l'industrie, et des solutions d'emballage EDA modernes", a déclaré Ghazi.

UCIe en est à ses balbutiements, mais Synopsys a déclaré que le couplage réussi imite le mélange et l'assortiment de puces qui peut se produire dans des systèmes multi-puces, prouvant que cette approche est commercialement viable.

#SemiConducteurs #Chiplets #Technologie #Innovation #PucesÉlectroniques #Intel #Synopsys #TSMC